

# LLogic Board for Digital Audio System説明書

## DAC-BD34301編 (Rev.1.1)

### 概要

DAC基板と接続してデジタルオーディオシステムを構築するロジック基板です。ロームの32-bitステレオオーディオDAC BD34301EKVを搭載したDAC-BD34301基板を使うことでデジタルオーディオプレーヤー、ネットワークオーディオシステムが構築できます。


### 特徴

- CPUにIoTマイコンのESP32-WROOM-32モジュールを採用
- CPLDにIntel(Altera)のMAX V(5M570ZT100)を採用
- 再生モード (DSD/PCM) の自動検出
- サンプリング周波数の自動検出機能 (DSDはDSD512まで検出可能)
- データ入力Amanero Combo384(またはその互換基板)のUSB, LVDS to I2S基板のRJ45そしてXHコネクタのI2Sに対応し切り替え可能
- ロジック基板とDAC基板はデジタルアイソレータで電氣的に完全分離可能
- DACとのインターフェースはI2S, I2Cとも2系統用意されているためデュアルモノ構成が容易
- I2Sデータ, クロックの送信(CPLD)から受信(DAC)までポイントツーポイントで接続されスタブ(分岐)がない為, 信号品質の劣化を極力抑えることが可能
- ファームウェアのバージョンアップ用にピンソケットを用意
- 基板外形寸法: 90mm x 100 x 20mm

### 仕様

項目	仕様	備考
電源	3.3V ±5%	
消費電流	300mA	
CPU	ESP32-WROOM-32	
CPLD	5M570ZT100C	
水晶発信器	49.152MHz	CPLDシステムクロック
アイソレータ	ISO7740,ISO1541,ISO7720	
スイッチ	タクトスイッチ×4	
DAC I/F	I2S×2,I2C×2	
DDC I/Fコネクタ	Amanero Comb384×1 オプションコネクタ×1 I2S I/Fコネクタ×1	2×10ピンソケット 2×10ピンソケット 6ピンXHコネクタ
OLED I/Fコネクタ	7ピンコネクタ(SO2002AWYB-UC-W)	
拡張コネクタ	Grove-4ピンコネクタ	

# 基板外觀



## 使い方

### 設定

初めに使用するDAC基板に搭載されているDAC ICのデバイス名の選択等、システムの設定をします。デフォルトでは以下のような設定になっています。設定の詳細は「ピンヘッダJ2, J3の機能説明および設定」を参照してください。

項目	設定値
デバイス名	BD34301EKV
モノ/ステレオモード設定	ステレオ
オーディオデータフォーマット	32bit I2S
入力データ位相反転	なし
ディエンファシス設定	オフ
DSDフィルタ遮断周波数設定	DSD64:26kHz/DSD128:52kHz DSD256:104kHz/DSD512:208kHz
$\Delta\Sigma$ オーバーサンプリングレート	推奨設定
FIR高精度演算	オフ
内部クロック位相調整	なし
DSDモード時のLRチャンネル変更 (USB入力)	Normal

### 設定との接続

DDCとの接続するには3つの方法があります。

PCからUSB経由でオーディオデータを受信するにはAmanero Combo384基板またはその互換基板(以下 Combo384基板)を使います。Combo384基板には10×2ピンのピンヘッダーをハンダ面にハンダ付してください。そしてCombo384基板をCN9に接続します。

BBB(G)やRaspberry PiからI2Sで接続する場合で、直接I2S信号を接続するにはCN7(6ピンXHコネクタ)を使います。直接BBBブリッジ基板やRBD-P5122+ ZERO WMOのピンヘッダから信号を取り出ししても良いですが、I2Sアイソレータ基板の使用を推奨します。

BBB(G)やRaspberry PiからのI2S信号を延長したい場合、I2S to LVDSドライバー基板とLVDS to I2Sレシーバ基板を使います。LVDS to I2Sレシーバ基板には10×2ピンのピンヘッダーをハンダ面にハンダ付してください。そしてLVDS to I2Sレシーバ基板をCN8に接続します。LANケーブルはSTPケーブルを使用してください。

これらのインターフェースのどれか一つが必要になります。もちろん全てを接続しても、二つを接続しても構いません。切り替えはInput Selectボタン(SW2)で行います。なお、電源オン時のデフォルトではUSB入力が選択されます。

### OLED (有機ELディスプレイ) の接続

必要に応じてOLEDを接続します。秋月電子通商で購入できるSO2002AWYB-UC-WB-Uが使えます。接続方法は後述する機能説明の「OLED」を参照してください。

### DAC基板の接続

DAC基板と接続します。ステレオモードで使うので1系統のI2S(CN10), I2C(CN13)で接続します。コネクタケーブルはJSTのXHコネクタに適合した端子(SXH-001T-P0.6),ハウジングXHP-3, XHP-6で作られたケーブルを使います。ケーブル長は最大250mmを推奨します。

## 電源の接続

3.3V電源を接続します。コネクタケーブルはJSTのXHコネクタに適合した端子(SXH-001T-P0.6)、ハウジングXHP-2で作られたケーブルを使います。

## 入力ソースの切り替え

入力ソースの切り替えはSW2のInput Selectボタンで行います。Input Selectボタンを押す毎に[USBコネクタ(Combo384基板)] → [RJ45コネクタ(オプション基板)] → [XHコネクタ] → [USBコネクタ]の順に選択されます。なお、電源オン時のデフォルトではUSBコネクタ(Combo384基板)が選択されます。

## デジタルフィルタ特性の切り替え

デジタルフィルタ特性の切り替えはSW3のFilter Selectボタンで行います。Filter Selectボタンを押す毎に [Sharp Roll-OFF] → [Slow Roll-OFF] → [Sharp Roll-OFF]の順に選択されます。なお、電源オン時のデフォルトでは[Sharp Roll-OFF]が選択されます。

## アッテネータ

SW1, SW4はアッテネータ用のスイッチで、SW1がDownボタン、SW4がUpボタンになります。押す毎に0.5dB増減します。数字が増えることは出力レベルが低下し、数字が減ることは出力レベルが増加することを意味します。例えば0.0dBは最大出力(減衰量が0)になり、6.0dBは出力レベルが1/2(減衰量が1/2)になります。アッテネートレベルは電源オフ時に保持され、次の電源オン時は前回の電源オフ時に保持されたアッテネートレベルになります。尚、DSDの再生においてもアッテネータの表示は変化しますが出力は変化しません。ただしアッテネータ量は保持されますのでその後にPCMの再生が行われた場合はそれが有効になります。

## 機能説明

### 電源

電源は+3.3Vを供給してください。

### CPU

ESP32-WROOM-32モジュールを使用しています。I2CシリアルバスのマスターデバイスとしてDAC、CPLDそして表示装置(OLED)の制御、タクトスイッチ入力でDACのボリューム(アッテネータ)の増減、2種類のデジタルフィルタの切り替え、データの入力ソースの切り替え制御を行います。

### CPLD

使用デバイスはIntel(Altera)のMax Vシリーズの100ピンQFP 5M570ZT100。CPUとはI2Cインターフェースで接続されスレーブアドレスは0x52となっています。主な機能はI2Cスレーブ、PCM/DSD再生モード検出、PCMサンプリング周波数検出、DSD サンプリング周波数検出、入力インターフェース選択そして外部設定ピンの状態を読み、I2Cのシリアルデータに変換するパラレルシリアル変換です。

### アイソレータIC

TI(Texas Instruments)社製デジタルアイソレータISO7740をI2S信号に、ISO1541をI2Cシリアルバスインターフェースに使っています。また、2つのリザーブ信号にISO7720でロジック基板とDAC基板を電氣的に分離しています。

### LDO

CPLDのコア電圧(1.8V)用にTI社製LM1117MPX-1.8で+3.3Vから+1.8Vを生成しています。

### 水晶発信器

CPLDのシステムクロック用水晶発信器。周波数は49.152MHz。±50ppm

### スイッチ

4つの機能スイッチとリセットスイッチ、ブートスイッチがあります。

SW1とSW4はDACのアッテネータコントロール用でDownボタンとUpボタンです。SW2は入力ソースの選択(Input Select)ボタンで、押す毎に[USB] → [RJ45] → [XH] → [USB]とトグルします。

SW3はデジタルフィルタ特性の選択(Filter Select)ボタンで、押す毎に[Sharp Roll-Off] → [Slow Roll-Off] → [Sharp Roll-Off]とトグルします。

SW5はEN/Resetボタン、SW6はBootボタンです。Bootボタンを押しながらEN/Resetボタンを押すことでファームウェアの書き込みが可能になります。ファームウェアの書き込みはUARTコネクタのTXD、RXDそしてGNDをPC側(USB-シリアル変換モジュール)のTXD、RXD、GND端子に接続して行います。さらに書き込み後にEN/Resetボタンを押すとESP32-WROOM-32モジュールがリセットされます。なお、EN/Resetボタンを押してもCPLDはリセットされません。

## OLED

秋月電子通商から購入できる20文字×2行有機ELディスプレイ(SO2002AWYB-UC-WB-U)が使用できます。接続は下表のようにします。ロジック基板のCN2の6ピン、7ピンは基板上で接続されています。また、CN2の4ピンは'H'固定でスレーブアドレスは0x3Dです。

CN2		SO2002A	
Pin No.	信号名	Pin No.	信号名
1	GND	1	VSS
2	3V3	2	VDD
3	/CS	3	/CS
4	SA0	4	SA0
5	SCL	7	SCL
6	SDA	8	SDA_in
7		9	SDA_out

表示内容は再生モード、サンプリング周波数、アッテネートレベル、デジタルフィルタ特性そして入力ソースです。入力ソースの表示は[\*]で表され、\*がUでUSB、RでRJ45そしてXでXHコネクタを示します。

## Power LED

+3.3Vの電源モニター用の緑LED(D1)を実装しています。

## ピンヘッダJ2, J3の機能説明および設定

J2, J3のピンヘッダにショートピンを挿入して基板の設定やDACの設定を行います。設定は電源投入時に設定され、それ以降の設定の変更は影響しません。

### J2

No.	ピン名	機能	No.	ピン名	機能
1	CF10	De-emphasisの設定	2	GND	グラウンド
3	CF11	DSD Filter遮断周波数の設定	4		
5	CF12		6		
7	CF13		8		
9	CF14	モノ/ステレオモードの設定	10		
11	CF15	ΔΣ変調オーバーサンプリングレートの設定	12		
13	CF16		14		
15	CF17	Audio Data Interfaceモード設定	16		
17	CF18		18		
19	CF19		20		

S:ショート, O:オープン

1-2	De-emphasisの設定	
S	44.1kHz De-emphasisオン	
O	De-emphasisオフ (default)	

3-4	5-6	DSD Filter遮断周波数の設定
S	S	DSD64:13kHz/DSD128:26kHz/DSD256:52kHz/DSD512:104kHz
S	O	DSD64:52kHz/DSD128:104kHz/DSD256:208kHz/DSD512:416kHz
O	S	DSD64:26kHz/DSD128:52kHz/DSD256:104kHz/DSD512:208kHz
O	O	DSD64:26kHz/DSD128:52kHz/DSD256:104kHz/DSD512:208kHz (default)

7-8	9-10	モノ/ステレオモード設定
S	S	未定義
S	O	
O	S	モノモード
O	O	ステレオモード (default)

11-12	13-14	$\Delta\Sigma$ オーバーサンプリングレートの設定 (PCMモード)
S	S	32kHz; 32倍 44.1kHz,48kHz: 32倍 88.2kHz,96kHz: 32倍 176.4kHz,192kHz: 32倍 352.8kHz,384kHz: 32倍
S	O	32kHz; 16倍 44.1kHz,48kHz: 16倍 88.2kHz,96kHz: 16倍 176.4kHz,192kHz: 16倍 352.8kHz,384kHz: 16倍
O	S	32kHz; 8倍 44.1kHz,48kHz: 8倍 88.2kHz,96kHz: 16倍 176.4kHz,192kHz: 16倍 352.8kHz,384kHz: 16倍
O	O	推奨設定 (default) 32kHz; 8倍 44.1kHz,48kHz: 8倍 88.2kHz,96kHz: 16倍 176.4kHz,192kHz: 16倍 352.8kHz,384kHz: 16倍

15-16	17-18	19-20	Audio Data Interfaceモード設定
S	S	S	16-bit 後詰め
S	S	O	16-bit I2S
S	O	S	24-bit 前詰め
S	O	O	24-bit I2S
O	S	S	24-bit 後詰め
O	S	O	32-bit 後詰め
O	O	S	32-bit 前詰め
O	O	O	32-bit I2S (default)

### J3

No.	ピン名	機能	No.	ピン名	機能
1	CF1	FIRフィルタ高精度演算コントロール	2	GND	グラウンド
3	CF2	Audio Input Polarity	4		
5	CF3		6		
7	CF4		8		
9	CF5	デバイス設定	10		
11	CF6		12		
13	CF7	DSDモード時のLRチャンネル変更 (USB入力)	14		
15	CF8	位相調整コントロール	16		
17	CF9	MCLKの1/2分周 (XH入力)	18		

S:ショート, O:オープン

1-2	FIRフィルタ高精度演算コントロール (PCMモード)
S	高精度演算オン
O	高精度演算オフ (default)

FIRフィルタとの組み合わせ設定で音質の調整が可能です。

3-4	5-6	Audio Input Polarity
S	S	Lch: 位相反転あり, Rch: 位相反転あり
S	O	Lch: 位相反転なし, Rch: 位相反転あり
O	S	Lch: 位相反転あり, Rch: 位相反転なし
O	O	Lch: 位相反転なし, Rch: 位相反転なし (default)

7-8	9-10	11-12	デバイス設定
S	S	S	未定義
S	S	O	
S	O	S	
S	O	O	BD34301EKV (default)
O	S	S	AK4490に予約
O	S	O	AK4495Sに予約
O	O	S	AK4493に予約
O	O	O	AK4499に予約

13-14	DSDモード時のLRチャンネル変更 (USB入力)		
S	Change: SDATA → DSDR, LRCK → DSDL		
O	Normal: SDATA → DSDL, LRCK → DSDR (default)		

15-16	位相調整コントロール (PCMモード)		
S	位相調整あり		
O	位相調整なし (default)		

内部クロックの位相を調整します。オフにすることで音質が、オンにすることでオーディオ特性が向上する場合があります。

17-18	MCLKの1/2分周 (HX入力)		
S	XH入力のMCLKを1/2に分周する		
O	XH入力のMCLKの1/2分周オフ (default)		

## コネクタ機能説明

### ■CN1 (5ピンヘッダー)

外付けスイッチ入力コネクタ。

Pin No.	信号名	I/O	説明
1	DOWN	I	Volume Downスイッチ(10kΩ pull-up)
2	INSEL	I	入力ソース切り替えスイッチ(10kΩ pull-up)
3	CHFIL	I	デジタルフィルタ切り替えスイッチ(10kΩ pull-up)
4	UP	I	Volume Upスイッチ(10kΩ pull-up)
5	GND	-	グラウンド



■CN2 (7ピンヘッダー)

有機ELディスプレイ(SO2002A)インターフェースコネクタ。

Pin No.	信号名	I/O	説明
1	GND	-	グラウンド
2	3V3	-	3.3V
3	/CS	O	チップセレクト グラウンド接続
4	SA0	O	スレーブアドレス設定, H固定.
5	SC	O	I2Cバスのシリアルクロック
6	SDA	I/O	I2Cバスのデータ. SDA_inとSDA_outは接続されています
7			

■CN3 (B3B-XH-A(LF)(SN))

+3.3V電源コネクタ。

Pin No.	信号名	I/O	説明
1	3V3	-	3.3V
2	GND	-	グラウンド

■CN4(Grove-4Pコネクタ)

拡張用I2Cシリアルバスインターフェースコネクタ。

Pin No.	信号名	I/O	説明
1	GND	-	グラウンド
2	3V3	-	3.3V
3	SDA	IO	I2Cバスのデータ
4	SCL	O	I2Cバスのシリアルクロック

■CN5(未実装)

CPLD書き込みJTAGコネクタ。

Pin No.	信号名	I/O	説明
1	3V3	O	+3.3V
2	GND	-	グラウンド
3	TCK	I	クロック
4	TDO	O	データ出力
5	TMS	I	状態制御
6	TDI	I	データ入力

■CN6(3ピンソケット)

機能拡張用コネクタ。

Pin No.	信号名	I/O	説明
1	3V3	-	+3.3V
2	RSV3	IO	リザーブ信号
3	GND	-	グラウンド

■CN7(B6B-XH-A(LF)(SN))

I2Sインターフェースコネクタ

Pin No.	信号名	I/O	説明
1	3V3	O	+3.3V
2	GND	-	グラウンド
3	MCLK	I	マスタークロック(From XHコネクタ) 3.3V CMOS
4	BCLK	I	オーディオシリアルデータ(From XHコネクタ) 3.3V CMOS
5	DATA	I	オーディオシリアルデータ(From XHコネクタ) 3.3V CMOS
6	LRCK	I	L/Rクロック(From XHコネクタ) 3.3V CMOS

■CN8(2×10ピンソケット)

オプション基板コネクタ

Pin No.	信号名	I/O	説明
1	OPT0	O	オプション基板実装有無判定, 種類識別信号
2	OPT1	-	10kΩ pull-down
3	RJ45DATA	I	オーディオシリアルデータ(From Option Board)
4	RJ45BCK	I	オーディオシリアルデータクロック(From Option Board)
5	RJ45LRCK	I	L/Rクロック(From Option Board)
6	RJ45MCLK	I	マスタークロック(From Option Board)
8	GND	-	グラウンド
10	SCL	O	I2Cバスのシリアルクロック
11	RJ45MUTE	I	ミュート(From Option Board)
12	3V3	-	+3.3V
13	GND	I	グラウンド
14			
15			
20	SDA	IO	I2Cバスのデータ

■CN9(2×10ピンソケット)

USB Audio Class2対応オーディオDDボードコネクタ

Pin No.	信号名	I/O	説明
1	PLUGED	O	
2	RESERVE	-	
3	USBDATA	I	オーディオシリアルデータ(From USB-I2S Board)
4	USBCLK	I	オーディオシリアルデータクロック(From USB-I2S Board)
5	USBLRCK	I	L/Rクロック(From USB-I2S Board)
6	USBMCLK	I	マスタークロック(From USB-I2S Board)
8	GND	-	グラウンド
11	USBMUTE	I	ミュート(From USB-I2S Board)
12	RESERVE	-	+3.3V
13	GND	I	グラウンド
14			
15			
16	DSD64_128	I	DSD64, DSD128識別信号 “L”:DSD64, “H”:DSD128
17	F0	I	サンプリング周波数モニター信号 F3-F0 0000:32kHz, 0001:44.1kHz,0010:48kHz 0011:88.2kHz, 0100:96kHz, 0101:176.4kHz 0110:192kHz, 0111:352.8kHz, 1000:384kHz
18	F1	I	
19	F2	I	
20	F3	I	

■CN10(B6B-XH-A(LF)(SN))(1から6ピンを使用)

DAC(チャンネル1)インターフェースコネクタ.

Pin No.	信号名	I/O	説明
1	VDD	I	アイソレータIC電源 (DAC基板から供給)
2	GNDD	-	アイソレータICグラウンド (DAC基板から供給)
3	MCLK1	O	マスタークロック
4	BCLK1	O	オーディオシリアルデータクロック
5	DATA1	O	オーディオシリアルデータ
6	LRCK1	O	L/Rクロック
7	RSV1	O	リザーブ1
8	GNDD	-	アイソレータICグラウンド (DAC基板から供給)
9			
10			
11			
12			
13			
14	NC	-	未接続

■CN11(B6B-XH-A(LF)(SN))(1から6ピンを使用)

DAC(チャンネル2)インターフェースコネクタ.

Pin No.	信号名	I/O	説明
1	VDD	I	アイソレータIC電源 (DAC基板から供給)
2	GNDD	-	アイソレータICグラウンド (DAC基板から供給)
3	MCLK2	O	マスタークロック
4	BCLK2	O	オーディオシリアルデータクロック
5	DATA2	O	オーディオシリアルデータ
6	LRCK2	O	L/Rクロック
7	RSV1	O	リザーブ1
8	GNDD	-	アイソレータICグラウンド (DAC基板から供給)
9			
10			
11			
12			
13			
14	NC	-	未接続

■CN12(B3B-XH-A(LF)(SN))

DAC(チャンネル1)レジスタ制御I2Cシリアルバスインターフェースコネクタ。

Pin No.	信号名	I/O	説明
1	DACRST	O	DACのリセット信号
2	SCLD	O	アイソレートされたI2Cバスシリアルクロック (3.9kΩ pull-up)
3	SDAD	IO	アイソレートされたI2Cバスシリアルデータ (3.9kΩ pull-up)

■CN13(B3B-XH-A(LF)(SN))

DAC(チャンネル2)レジスタ制御I2Cシリアルバスインターフェースコネクタ。

Pin No.	信号名	I/O	説明
1	DACRST	O	DACのリセット信号
2	SCLD	O	アイソレートされたI2Cバスシリアルクロック (3.9kΩ pull-up)
3	SDAD	IO	アイソレートされたI2Cバスシリアルデータ (3.9kΩ pull-up)

■J1 (5ピンソケット)

ESP32-WROOM-32 UARTコネクタ

Pin No.	信号名	I/O	説明
1	TXD	I	UARTシリアル受信データ (ESP32のRXDに接続)
2	RXD	O	UARTシリアル送信データ (ESP32のTXDに接続)
3	GND	-	グラウンド
4	DTR	I	Data Terminal Ready (ESP32のENに接続)
5	RTS	I	Request To Send (ESP32のIO0に接続)

## 音質調整

BD34301EKVはFIRフィルタ（シャープロールオフとスローロールオフ）やDSDフィルタの切り替えに加え、PCMの場合は高精度フィルタ演算、内部クロックの位相調整、 $\Delta\Sigma$ 変調のオーバーサンプリングレートを変更することで音質を調整することができます。

FIRフィルタ以外の項目はJ2、J3のピンヘッダーの設定で変更します。

$\Delta\Sigma$ オーバーサンプリングレートが推奨設定（デフォルト）の場合

調整項目 \ fs(kHz)	32	44.1 48	88.2 96	176.4 192	352.8 384	705.6 768
オーバーサンプリングレート	×8	×8	×32	×32	×32	×16
FIR高精度演算	オフ	オフ	オン	オン	オフ	オフ
内部クロック位相調整	オフ	オフ	オフ	オフ	オフ	オフ

$\Delta\Sigma$ オーバーサンプリングレートが×16の場合

調整項目 \ fs(kHz)	32	44.1 48	88.2 96	176.4 192	352.8 384	705.6 768
オーバーサンプリングレート	×16	×16	×16	×16	×16	×16
FIR高精度演算	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オフ	オフ
内部クロック位相調整	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オン/オフ


$\Delta\Sigma$ オーバーサンプリングレートが×32の場合

調整項目 \ fs(kHz)	32	44.1 48	88.2 96	176.4 192	352.8 384	705.6 768
オーバーサンプリングレート	×32	×32	×32	×32	×32	×16
FIR高精度演算	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オフ	オフ
内部クロック位相調整	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オン/オフ	オン/オフ

## 構成例


### ステレオモード

DAC-BD34301基板を使ったステレオモード構成例.




### モノモード x2

DAC-BD34301基板を2枚使ったデュアルモノモード（差動出力）構成の例.



# 部品配置および基板外形図



## Appendix

ESP32-WROOM-32の正在しているGPIOとCPLDのレジスタマップ情報を載せておきます。

### CPUのGPIOと信号の割り当て

Pin No.	GPIO	信号名	I/O	機能
3	-	EN	I	リセットスイッチ
5	IO39	DOWN	I	Volume Down スイッチ
6	IO34	INSEL	I	入力ソースの切り替えスイッチ
7	IO35	CHFIL	I	デジタルフィルタ特性の切り替えスイッチ
10	IO25	DEBUG	O	デバッグ用出力ポート
11	IO26	TP10	-	テストパッド10
12	IO27	TP11	-	テストパッド11
14	IO12	TP4	-	テストパッド4
23	IO15	TP7	-	テストパッド7
25	IO0	IO0	I	bootスイッチ
26	IO4	UP	I	Volume Up スイッチ
29	IO5	DP	I	DSD/PCM識別信号入力 H:DSD, L:PCM
30	IO18	TP8	-	テストパッド8
31	IO19	TP9	-	テストパッド9
33	IO21	SDA	I/O	I2Cデータ
34	IO3	RXD0	I	UART受信データ UARTコネクタのTXDに接続
35	IO1	TXD0	O	UART送信データ UARTコネクタのRXDに接続
36	IO22	SCL	O	I2Cクロック

### CPLDレジスタマップ

CPLDのレジスタにアクセスするにはI2Cシリアルバスで行い、スレーブアドレスは0x52となる。

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
00H	HWCNF	OPT1	OPT0	PLUGED	INSEL1	INSEL0	CF4	CF5	CF6
01H	DEVCNF0	CF13	CF14	CF17	CF18	CF19	CF1	CF2	CF3
02H	DEVCNF0	CF7	CF8	CF9	CF10	CF15	CF16	CF11	CF12
03H	FS	RSV	DSD256	F3	F2	F1	F0	DSD64	DSDON



## レジスタ説明

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
00H	HWCNF	OPT1	OPT0	PLUGED	INSEL1	INSEL0	CF4	CF5	CF6
	R/W	R	R	R	W	W	R	R	R

- CF[4:6]: J3の7, 9, 11ピンの状態の読み出し  
 INSEL[1:0]: 入力ソースを選択する  
 00: USB(default)  
 01: RJ45  
 10: XHコネクタ  
 11: 未定義  
 PLUGED: USB入力コネクタの挿入検出  
 0: 未挿入  
 1: 挿入  
 OPT[1:0]: オプションコネクタCN8に接続された基板の検出  
 00: 未接続  
 01: LVDS to I2Sレシーバ基板  
 10: 未定義  
 11: 未定義

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
01H	DEVCNF0	CF13	CF14	CF17	CF18	CF19	CF1	CF2	CF3
	R/W	R	R	R	R	R	R	R	R

- CF[2:3]: J3の3, 5ピンの状態の読み出し  
 CF1: J3の1ピンの状態の読み出し  
 CF[17:19]: J2の15, 16, 17ピンの状態の読み出し  
 CF[13:14]: J2の7, 9ピンの状態の読み出し

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
02H	DEVCNF1	CF7	CF8	CF9	CF10	CF15	CF16	CF11	CF12
	R/W	R	R	R	R	R	R	R	R

- CF[11:12]: J2の3, 5ピンの状態の読み出し  
 CF[15:16]: J2の11, 13ピンの状態の読み出し  
 CF10: J2の1ピンの状態の読み出し  
 CF9: J3の17ピンの状態の読み出し  
 CF8: J3の15ピンの状態の読み出し  
 CF7: J3の13ピンの状態の読み出し

Addr	Register Name	D7	D6	D5	D4	D3	D2	D1	D0
03H	FS	RSV	DSD256	F3	F2	F1	F0	DSD64	DSDON
	R/W	R/W	R/W	R/W	R	R	R	R	R/W

- DSDON: Read時は再生モードの検出ビット  
0: PCMモード  
1: DSDモード  
Write時はDACがBD34301EKVの場合のMCLKのイネーブル信号  
0: MCLK停止  
1: MCLK起動
- DSD64 DSDサンプリング周波数検出  
F[3:0]: PCMサンプリング周波数検出  
0000: 32kHz  
0001: 44.1kHz  
0010: 48kHz  
0011: 88.2kHz  
0100: 96kHz  
0101: 176.4kHz  
0110: 192kHz  
0111: 352.8kHz  
1000: 384kHz
- DSD256: Read時はDSDサンプリング周波数検出  
[DSD256:DSD64]  
00: DSD64  
01: DSD128  
10: DSD256  
11: DSD512  
Write時はCN10, CN11の7ピンへの出力信号 (未使用)  
0: “L”(default)  
1: “H”
- RSV: Read時は”0”が読める  
Write時はCN12, CN13の1ピンへの出力信号  
0: “L”(default)  
1: “H”

## 変更履歴

Date(Y/M/D)	リビジョン	改訂理由	ページ	改訂内容
2021/11/19	0.9	Draft		
2022/01/29	1.0	初版		
2022/04/10	1.1	追記	10	CN7 I2Sの信号レベル「3.3V COMS」を追加